По существующей технологии, микроэлектромеханические системы (MEMS) объединяются с заказными интегральными схемами (ASIC), изготавливаемыми по технологии CMOS (комплементарная структура металл-оксид-полупроводник, КМОП). уже после порезки пластин на чипы. Новая же технология, получившая название chip-on-MEMS, созданная в финской компании VTI Technologies, позволяет объединить AStC и MEMS прямо на пластине. Благодаря этой технологии, калибровку и тестирование теперь можно выполнить, манипулируя не множеством отдельных чипов, а целой пластиной. Кроме того, по словам компании. chip-on-MEMS даёт возможность сделать чипы существенно тоньше, В качестве подтверждения, VTI Technologies продемонстрировала чип MEMS-ASIC площадью 4 мм: толщиной всего лишь 1 мм. Для сравнения — обычная «связка» из MEMS и ASIC имеет толщину 2 — 5 мм. Со временем, обещают разработчики, толщину удастся уменьшить ещё в три раза.


Суть новой технологии заключается в следующем. Сначала проверяется пластина MEMS. Затем на участки, где расположены элементы, успешно прошедшие тестирование, монтируются сверхтонкие чипы ASIC (тёмно-серый элемент на схеме) методом перевёрнутого кристалла. Метод позволяет существенно минимизировать размеры корпуса и длину внешних соединений, что особенно важно в высокочастотных схемах и схемах с повышенный быстродействием. На следующем этапе на поверхности пластины формируются 300-мкм шариковые контакты для внешнего монтажа, а поверхности ASIC и MEMS покрываются изолятором. Завершающим этапом является тестирование изделий перед порезкой пластины.
В будущем, компания рассчитывает освоить формирование более сложных структур из чипов ASIC, расположенных на поверхности пластины MEMS в несколько слоев.